CLIPPEDIMAGE= JP409330908A

PAT-NO: JP409330908A

DOCUMENT-IDENTIFIER: JP 09330908 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: December 22, 1997

INVENTOR-INFORMATION:

NAME

YAMASHITA, ATSUKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO: JP08149302

APPL-DATE: June 11, 1996

INT-CL (IPC): H01L021/306;H01L029/74;H01L021/332

ABSTRACT:

PROBLEM TO BE SOLVED: To simplify the manufacturing process of a semiconductor device by applying a second polyimide resin to the surface of a wafer carrying formed electrodes after a first polyimide resin is applied to the surface and finally cured and bevel-etching the wafer in a mixed acid atmosphere, and then, stripping off the second polyimide solution by immersing the wafer in an alkaline solution.

SOLUTION: After a first polyimide resin 14 for passivation is applied to the surface of a wafer carrying formed electrodes 11, 12, and 13 and the resin 14 is precured at a low temperature, a resist is patterned and the resin 14 is finally cured at a high temperature. Then, after the resin 14 is protected by applying a second polyimide resin 15 for buffering to the surface of the wafer (b), the wafer is bevel-etched in a mixed acid atmosphere. After etching, the resin 15 is stripped off by immersing the wafer in a choline-based alkaline solution (c). Then a third polyimide resin 16 is applied to the end face of

03/13/2003, EAST Version: 1.03.0002

the wafer as a passivation film and the resin 16 is finally cured (d). Therefore, the manufacturing process of a semiconductor device can be simplified.

COPYRIGHT: (C)1997,JPO

03/13/2003, EAST Version: 1.03.0002

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-330908

(43)公開日 平成9年(1997)12月22日

(51) Int.Cl.*		識別記号	庁内整理番号	ΡI			技術表示箇所
H01L	21/306			H01L	21/306	Q	
	29/74				29/74	В	
	21/332					301	


		審査請求	未請求 請求項の数3 OL (全 4 頁)		
(21)出願番号	特顧平8 -149302	(71)出顧人	000003078 株式会社東芝		
(22)出顧日	平成8年(1996)6月11日		神奈川県川崎市幸区堀川町72番地		
		(72)発明者	山下 教子		
			神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内		
		(74)代理人	弁理士 鈴江 武彦 (外6名)		

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】サイリスタのベベルエッチング工程の簡単化お よび低コスト化を図る。

【解決手段】半導体ウエハー上に電極を形成した後にウエハー表面にパッシベーション膜用の第1のポリイミド樹脂を塗布して最終キュア処理まで完了させる第1の工程と、第1の工程を軽た後のウエハー上に再びバッファ用の第2のポリイミド樹脂を塗布する第2の工程と、第2の工程を経た後の前記ウエハーに対して、混酸雰囲気中でウエハー端面をエッチングすることによりベベルエッチングを行う第3の工程と、この後、アルカリ溶液に前記ウエハーを漬けることにより前記第2のポリイミド樹脂を剥離する第4の工程とを具備する。



【特許請求の範囲】

【請求項1】 半導体ウエハー上に電極を形成した後に ウエハー表面にパッシベーション膜用の第1のポリイミ ド樹脂を塗布して最終キュア処理まで完了させる第1の

前記第1の工程を経た後のウエハー上に再び第2のポリ イミド樹脂を塗布する第2の工程と、

前記第2の工程を経た後の前記ウエハーに対して、混酸 雰囲気中でウエハー端面をエッチングすることによりべ ベルエッチングを行う第3の工程と、

この後、アルカリ溶液に前記ウエハーを漬けることによ り前記第2のポリイミド樹脂を剥離する第4の工程とを 具備することを特徴とする半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法に おいて、

前記第2のボリイミド樹脂は、前記第1のボリイミド樹 脂と同じ成分を有するものであることを特徴とする半導 体装置の製造方法。

【請求項3】 請求項1または2記載の半導体装置の製 造方法において、

前記アルカリ溶液は、コリン系のアルカリ溶液であるこ とを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に係り、特にベベル構造を有する半導体装置のベベ ルエッチング方法に関するもので、例えばサイリスタの 製造工程で使用されるものである。

* [0002]

【従来の技術】一般に、サイリスタの高耐圧化を図るた めに、接合表面にベベル構造を採用している。このベベ ル構造は、接合表面に傾斜部(ベベル)を持たせ、接合 表面での空乏層を広げることにより、接合表面の電界を 内部よりも緩和するものである。

【0003】図2は、従来のサイリスタの製造工程にお いてベベル構造を形成するためのエッチング工程(ベベ ルエッチング工程)およびその前後の工程を示してい

10 る。即ち、図2に示すように、まず、半導体ウエハー (シリコンウエハー) 30にPNPNの4層構造を形成 し、ウエハー表面側のN層にコンタクトするようにカソ ード電極31、P層にコンタクトするようにゲート電極 32をそれぞれ例えばアルミニウム膜のパターンでそれ ぞれ形成し、ウエハー裏面側にアノード電極33を形成

【0004】上記したような電極形成後のウエハー表面 に有機膜のパッシベーション膜としてポリイミド樹脂3 4を塗布して予備キュアから最終キュアまでの処理を完 20 了させる。

【0005】なお、ポリイミドなどの芳香族化合物を半 導体基板上にスピンコートし、所定温度、所定時間の加 熱による硬化処理(キュア)を行うことにより、例えば 下記の化1に示すようなベンゼン基を有する環状もしく は網目構造を有する低誘電率のパッシベーション膜を形 成できる。

[0006]

【化1】

$$\begin{pmatrix} N & OC \\ \hline & CO \\ \hline & CO \\ \hline & CO \\ \hline & OC \\ \hline & CO \\ \hline & OC \\$$

【0007】そして、前記最終キュアまで完了したフル キュア状態のウエハーの端面を混酸雰囲気中でエッチン グ (ベベルエッチング) を行い、例えば図中に示すよう なダブルポジィティブベベル構造を実現する。

【0008】この際、前記フルキュア済みのポリイミド 樹脂34に耐酸性がないので、従来は、エッチング前に ウエハー端面以外のウエハー表面に耐酸性を有する保護 40 テープ(図示せず)を全面に貼りつけておき、上記べべ ルエッチング後に保護テープを除去している。この保護 テープを除去する工程は、保護テープを加熱し、保護テ ープを一枚づつ手で剥がしているので、非常に手間がか かり、製造コストの増加をまねく。

[0009]

【発明が解決しようとする課題】上記したように従来の サイリスタのベベルエッチング工程は、サイリスタのベ ベルエッチング前にウエハー端面以外のウエハー表面に

※ッチング後に保護テープを除去するので、非常に手間が かかり、製造コストの増加をまねくという問題があっ た。

【0010】本発明は上記の問題点を解決すべくなされ たもので、サイリスタのベベルエッチング工程の簡単化 および低コスト化を図り得る半導体装置の製造方法を提 供することを目的とする。

[0011]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体ウエハー上に電極を形成した後にウエ ハー表面にバッファ用の第1のポリイミド樹脂を塗布し て最終キュア処理まで完了させる第1の工程と、前記第 1の工程を経た後のウエハー上に再びバッファ用の第2 のポリイミド樹脂を塗布する第2の工程と、前記第2の 工程を経た後の前記ウエハーに対して、混酸雰囲気中で ウエハー端面をエッチングすることによりベベルエッチ 耐酸性を有する保護テープを全面に貼りつけておき、エ※50 ングを行う第3の工程と、この後、アルカリ溶液に前記 3

ウエハーを漬けることにより前記第2のポリイミド樹脂を剥離する第4の工程とを具備することを特徴とする。 【0012】

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。本願発明は、ある種類の非感光性のポリイミド樹脂は、最終キュア処理を加えなければ、ポジティブタイプのフォトレジストの現像液などのアルカリ溶液に溶ける(最終キュア以後は溶けない)という特性に着目してなされたものである。なお、この特性は、感光性のポリイミド樹脂であっても同様である

【0013】図1(a)乃至(d)は、本発明の半導体装置の製造方法の第1の実施の形態に係るサイリスタのベベルエッチング工程およびその前後の工程を示している。まず、図1(a)に示すように、半導体ウエハー(シリコンウエハー)10にPNPNの4層構造を形成する。そして、ウエハー表面側のN層にコンタクトするようにカソード(K)電極11、P層にコンタクトするようにゲート(G)電極12をそれぞれ例えばアルミニウム膜のパターンで形成し、ウエハー裏面側にアノード20電極(A)13を形成する。

【0014】上記したような電極形成後のウエハー表面にパッシベーション膜として例えば非感光性の第1のポリイミド樹脂14を塗布する。そして、例えば100~120℃、3~5分の加熱による予備キュアを行い、レジストのパターニングを行った後、例えば300~350℃、30~60分の加熱による最終キュアを行う。

【0015】このフルキュア済みの第1のボリイミド樹脂14をそのままで混酸雰囲気中でウエハー端面をエッチングすると第1のボリイミド樹脂14が溶けてしまうおそれがある。

【0016】そこで、上記第1のポリイミド樹脂14を保護するために、図1(b)に示すように、ウエハー上に再びバッファ用の第2のポリイミド樹脂15を塗布する。この場合、上記第2のポリイミド樹脂15は、前記第1のポリイミド樹脂14と同じ成分を有するものでも別のものでもよいが、第2のポリイミド樹脂15に対する最終キュアは行わない。

【0017】この状態のウエハーに対して、混酸雰囲気中でウエハー端面をエッチングすることによりベベルエ 40ッチングを行った後、例えばポジティブタイプのフォト

レジストの現像液などのコリン系のアルカリ溶液にウエハーを漬けることにより、図1(c)に示すように、第2のポリイミド樹脂15を剥離する。

【0018】この場合、アルカリ溶液による第2のポリイミド樹脂15の剥離は良好に行われるが、仮にウエハー表面の段差の底部などで第1のポリイミド樹脂14上に第2のポリイミド樹脂15が残っても、両者は同一成分であるので問題はなく、アルミニウム膜パターン(電極)上に第2のポリイミド樹脂15が残らなければ支障10 はない。

【0019】この後、前記ベベルエッチングが行われたウエハー端面(ベベル)上に、図1(d)に示すように、パッシベーション膜として第3のポリイミド樹脂16を塗布して最終キュア処理まで完了させる。この場合、上記第3のポリイミド樹脂16は、前記第1のポリイミド樹脂14あるいは第2のポリイミド樹脂15と同じ成分を有するものでも別のものでもよい。

【0020】なお、前記したように最終キュア処理を加えなければアルカリ溶液に溶ける第2のポリイミド樹脂 15の組成や膜厚は、使用する剥離用のアルカリ溶液に応じて決定すればよい。

[0021]

【発明の効果】上述したように本発明によれば、サイリスタのベベルエッチング工程の簡単化および低コスト化を図り得る半導体装置の製造方法を提供することができる.

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法の第1の実施の 形態に係るサイリスタのベベルエッチング工程およびそ の前後の工程を示す断面図。

【図2】従来のサイリスタの製造工程におけるベベルエッチング工程およびその前後の工程を示す断面図。

【符号の説明】

10…半導体ウエハー (シリコンウエハー)、

11…カソード (K) 電極、

12…ゲート (G) 電極、


13…アノード電極(A)、

14…第1のポリイミド樹脂、


15…第2のポリイミド樹脂、

16…第3のポリイミド樹脂。


【図2】





【図1】




特開平2-135754(4)










従来の製造工程断面図 第 2 図



V字溝内の未充塡を示す図

第3図